半导体芯片产业发展至今已超过五十年，随着应用愈来愈广泛，人类对电子产品的依赖程度也愈来愈深，使得半导体芯片产业的角色日趋重要。英特尔 （Intel）共同创办人高登·摩尔（Gordon Moore）于1965年提出摩尔定律（Moore"s Law），认为制程技术的进步，每12个月就能在相同单位面积的晶圆（wafer）中放入加倍数量的晶体管（transistors）。发展至今，半导体组件不断地微缩，线宽已经进入16纳米，一颗如指甲大小的集成电路（IC）就可以放进超过十亿个晶体管，其中的线路比人类头发的十分之一还要细。

集成电路制造是将设计好的电路，经由反复曝光、显影、离子植入、蚀刻等几百道复杂的制造程序，把多达三十层以上的每一层电路，都准确成形于一片片如圆饼般的薄片晶圆上，最后经过后段的封装测试而成为一颗颗芯片（chips），而这个生产周期时间超过一个月。

芯片制造有赖先进的微影技术、脑力密集的尖端人才以及非常昂贵的精密设备，而芯片产业的供应链则有赖于其后台强大的物流保障体系和上下游供应链协作关系。

进入纳米制程时代之后，半导体芯片的制程更复杂冗长、影响变量更多、技术门槛愈来愈高，研发成本与产能资本支出形成双重负担，生产过程中稍有不慎或异常，就可能造成合格率损失甚至产品报废。

同时，随着IC产品的多样化、生命周期愈來愈短，如何借助大数据分析快速提升纳米制程合格率，并通过上下游形成有效的物流供应链体系，已成为国际半导体大厂的竞争策略。

1996年新竹清华大学成立了决策分析研究室，应用数据挖掘和决策分析方法来研究如何提升半导体的合格率，并针对低合格率的晶圆进行分类，再挖掘造成低合格率的制程、产品类别、设备、时间等可能原因，结合算法、信息科技与图形用户接口，发了“合格率提升系统”。

研究发现，人们在思考如何提升合格率时，一般只着重解决制程和设备异常的问题，但“合格率”的本质应该是在一片晶圆上产出最多可卖钱的晶粒。因此，我们建 立了“综合晶圆效益”（Overall Wafer Effectiveness， OWE）指标架构，并提出利用数据分析，以改变晶粒排列方式提升晶圆合格率的创新想法。

利用数据挖掘整理出了优化晶圆产出的IC尺寸设计指引（gross die advisor），使工程师不论经验多寡都可以迅速决定晶圆曝光的最佳配置方式，并有效证明可以增加晶粒产出、提升工作效率和设备效益，及减少客户抱怨， 平均效益估计每年可达新台币4.25亿元，这项技术已经导入台积电8吋及12吋厂，以服务其下游客户。

2003年起，研究者在台积电开始将复杂的实际问题架构成数学模式，建立可以随时空环境转换的决策分析模式，并导入数据挖掘降低生产周期时间（cycle time）以提升生产力的方法。

进入消费电子时代之后，半导体芯片产品的价值随着时间快速折旧，因此上市时间和生产周期时间的缩短极为重要。另外，由于半导体的生产模式相当复杂，所以传统生产管理理论仅能处理小范围的工作站。